

# Instruction Set Optimization of FM-Type Digital Signal Processor Architectures for Power-Efficient DVB-T2 Television Broadcasting Systems

Olarewaju Peter Ayeoribe <sup>1\*</sup>

- 1 Federal University Oye-Ekiti; ayeoribe.olarewaju@fuoye.edu.ng  
Peters A.O. Broadcasting Company Ltd, Ado-Ekiti; ayeoribe@petersaocompany.com  
\* Korespondensi: ayeoribe.olarewaju@fuoye.edu.ng

## Info Artikel:

Dikirim: 19 Februari 2026

Direvisi: 19 April 2026

Diterima: 17 Mei 2026

**Abstract:** This research work offers instruction set optimization methods for FM-based Digital Signal Processors (DSPs) in order to boost the power efficiency of DVB-T2 television broadcast systems. Modern DVB-T2 devices have complex requirements in terms of signal processing, which often leads to higher computational burden as well as higher power consumption. In response to this problem, instruction set optimization techniques were applied in order to optimize certain types of computations required by signal processing tasks such as modulation, error correction, and filtering. The optimized instruction set resulted in improved power efficiency and faster computation processes in comparison with existing DSP technologies used in DVB-T2 television broadcast systems.

**Keywords:** DSP; Instruction Set; DVB-T2; Power Efficiency

**Intisari:** Pekerjaan penelitian ini menawarkan metode optimasi set instruksi untuk Digital Signal Processors (DSP) berbasis FM guna meningkatkan efisiensi daya sistem siaran televisi DVB-T2. Perangkat DVB-T2 modern memiliki persyaratan yang kompleks dalam hal pemrosesan sinyal, yang sering kali mengakibatkan beban komputasi yang lebih tinggi serta konsumsi daya yang lebih besar. Sebagai tanggapan terhadap masalah ini, teknik optimisasi set instruksi diterapkan untuk mengoptimalkan jenis-jenis perhitungan tertentu yang diperlukan oleh tugas pemrosesan sinyal seperti modulasi, koreksi kesalahan, dan penyaringan. Set instruksi yang dioptimalkan menghasilkan efisiensi daya yang lebih baik dan proses komputasi yang lebih cepat dibandingkan dengan teknologi DSP yang ada yang digunakan dalam sistem siaran televisi DVB-T2.

**Kata Kunci:** DSP; Kumpulan Instruksi; DVB-T2; Efisiensi Daya

## 1. Pendahuluan

Perluasan berkelanjutan dari siaran digital terestrial, dikombinasikan dengan transisi global menuju penyampaian konten definisi tinggi (HD) dan definisi tinggi ultra (UHD), telah secara signifikan meningkatkan kebutuhan komputasi yang dikenakan pada penerima televisi digital modern. DVB-T2 (Digital Video Broadcasting – Second Generation Terrestrial) telah menjadi standar dominan untuk penyiaran terestrial di seluruh Eropa, Asia, Afrika, dan sebagian Amerika Selatan karena efisiensi spektralnya yang tinggi, ketahanannya terhadap fading multipath, dan fleksibilitas dalam mendukung berbagai mode transmisi. DVB-T2 menggunakan multiplexing pembagian frekuensi ortogonal (OFDM) dengan ukuran FFT hingga 32K, skema modulasi orde tinggi termasuk 256-QAM, dan koreksi kesalahan maju yang kuat berdasarkan kode LDPC dan BCH dengan panjang blok hingga 64.800 bit. Fitur-fitur ini memungkinkan efisiensi spektral yang tinggi dan throughput multi-megabit per saluran 8 MHz, tetapi mereka juga memerlukan

throughput komputasi yang sangat tinggi pada penerima waktu nyata, terutama pada blok pemrosesan FFT dan LDPC [1]–[4], [10]. Keterbatasan elektronik konsumen seperti konsumsi daya rendah, area silikon minimal, dan efisiensi biaya membuat implementasi ASIC berbasis perangkat keras sepenuhnya menjadi mahal dan kaku, sementara prosesor umum gagal memenuhi tuntutan kinerja waktu nyata. Akibatnya, mengoptimalkan set instruksi untuk arsitektur Digital Signal Processor (DSP) titik tetap tipe FM yang disesuaikan dengan beban kerja DVB-T2 telah muncul sebagai tantangan penelitian kritis yang memerlukan perhatian segera [5], [6].

Penelitian ilmiah global selama lima tahun terakhir mencerminkan penekanan yang semakin besar pada optimisasi DSP yang berorientasi komunikasi dan prosesor set instruksi khusus aplikasi (ASIP). Wang et al. menunjukkan bahwa penjadwalan FFT yang dioptimalkan secara signifikan mengurangi overhead akses memori pada prosesor sinyal throughput tinggi [1]. Mirfarshbafan et al. mengusulkan arsitektur FFT tanpa pengali yang berbasis streaming, mengkonfirmasi efisiensi optimisasi tingkat aritmatika dalam sistem komunikasi [2]. Arsitektur dekoding LDPC paralel telah terbukti secara substansial meningkatkan throughput dalam standar komunikasi modern [3], [4].

Chen et al. memperkenalkan ekstensi instruksi yang efisien memori untuk pemrosesan FFT skala besar, menyoroti pentingnya mode pengalamatan lanjutan seperti pengalamatan melingkar dan pengalamatan bit-terbalik [3]. García et al. menunjukkan pengurangan latensi dalam platform dekoding LDPC yang dapat diprogram melalui teknik optimisasi tingkat instruksi [4]. Rodríguez et al. menganalisis implementasi SDR DVB-T2 dan mengidentifikasi FFT dan dekoding LDPC sebagai hambatan komputasi dominan [5]. Wang et al. menunjukkan bahwa operasi fused multiply-add (FMA) dan loop tanpa overhead secara signifikan mengurangi overhead pengambilan instruksi dalam mikroarsitektur DSP [6].

Patel dan Singh menganalisis arsitektur demodulator TV digital berbasis ASIP, dengan menekankan efisiensi area silikon dan trade-off programabilitas [7]. Müller dan Hoffmann menunjukkan peningkatan kinerja melalui ekstensi aritmetika kompleks tervektorisasi dalam DSP komunikasi [8]. Ahmed et al. menyoroti pendekatan co-design algoritma-arsitektur yang mengurangi konsumsi daya tingkat sistem pada penerima siaran [9]. Li et al. lebih lanjut mengkonfirmasi bahwa teknik optimisasi fixed-point mempertahankan stabilitas numerik sambil menjaga efisiensi komputasi dalam implementasi FFT skala besar [10].

Novak et al. mengeksplorasi optimisasi pipeline dalam beban kerja DSP yang didominasi oleh MAC, melaporkan peningkatan throughput yang substansial [11]. Hassan dan Kumar menunjukkan bahwa paralelisme tingkat instruksi berbasis SIMD secara signifikan meningkatkan kinerja penerima OFDM [12]. Silva et al. mengidentifikasi ketidakefisienan hierarki memori sebagai kontributor utama konsumsi energi DSP dalam sistem komunikasi [13]. Brown dan Taylor menekankan pentingnya jalur instruksi yang dapat disesuaikan dalam kerangka kerja ASIP [14].

Khan et al. mengusulkan arsitektur DSP presisi adaptif yang mencapai penghematan energi yang terukur tanpa mengurangi kinerja komunikasi [15]. Ortega et al. menunjukkan pengurangan latensi dalam dekoding iteratif melalui ekstensi instruksi bit-paralel [16]. Gao et al. menunjukkan bahwa aritmetika kompleks yang tervektorisasi mempercepat tugas demodulasi OFDM [17]. Schmidt dan Weber menganalisis arsitektur yang dapat diprogram untuk penerima TV digital dan menyimpulkan bahwa perpanjangan set instruksi memberikan fleksibilitas jangka panjang yang dapat diskalakan [18]. Ibrahim et al. menunjukkan bahwa ko-optimisasi set instruksi dan memori secara bersamaan menghasilkan peningkatan kinerja dan daya yang melebihi 30% dalam sistem DSP komunikasi [19].

Kontribusi tambahan tentang arsitektur dekoding daya rendah dan trade-off perangkat keras-perangkat lunak dalam pemrosesan komunikasi semakin memperkuat pentingnya efisiensi komputasi dalam sistem siaran [20].

Tinjauan pustaka menunjukkan kemajuan substansial dalam optimisasi SIMD, peningkatan pengalamatan memori, perpanjangan aritmetika kompleks, dan percepatan LDPC. Namun, beberapa aspek penting masih kurang dieksplorasi. Pertama, terdapat kekurangan studi holistik yang secara eksplisit menargetkan beban kerja lapisan fisik DVB-T2 secara keseluruhan, termasuk FFT 32K skala besar, dekoding LDPC, pemrosesan pilot, dan interleaving waktu-frekuensi yang dalam dalam satu set instruksi DSP tipe FM yang terpadu. Kedua, analisis trade-off kuantitatif yang terbatas ada terkait dengan programabilitas, area silikon, dan efisiensi daya khusus untuk mode transmisi DVB-T2. Ketiga, interaksi antara optimisasi hierarki memori dan paralelisme tingkat instruksi pada penerima DVB-T2 masih kurang diteliti. Kesenjangan-kesenjangan ini menyoroti perlunya penyelidikan komprehensif yang didedikasikan untuk optimisasi set instruksi untuk arsitektur DSP tipe FM yang terintegrasi dengan sistem TV DVB-T2.

Tujuan dari artikel ini adalah untuk mengembangkan dan membuktikan kerangka kerja optimisasi set instruksi yang komprehensif untuk arsitektur DSP tipe FM yang disesuaikan dengan kebutuhan pemrosesan TV DVB-T2. Untuk mencapai tujuan ini, tugas-tugas berikut telah diselesaikan: karakteristik komputasi dan memori dari blok pemrosesan baseband DVB-T2 dianalisis untuk mengidentifikasi operasi dominan dan hambatan; peningkatan arsitektur tingkat instruksi yang sesuai untuk inti DSP tipe FM dirancang dan dievaluasi melalui pemodelan kinerja; dan dampak dari optimisasi yang diusulkan terhadap throughput, konsumsi daya, dan pemanfaatan silikon dievaluasi menggunakan

metode analitis komparatif. Dengan menangani tugas-tugas ini, studi ini berkontribusi pada kemajuan solusi DSP yang dapat diprogram, efisien energi, dan berkinerja tinggi yang mampu mendukung sistem televisi digital terestrial generasi berikutnya.

## 2. Metode

Penelitian ini diawali dengan tahap identifikasi masalah utama pada arsitektur Digital Signal Processor (DSP) tipe FM yang digunakan dalam sistem transmisi televisi DVB-T2. Pada tahap ini, dilakukan analisis terhadap keterbatasan instruction set yang telah ada, khususnya terkait konsumsi daya, latensi pemrosesan sinyal, dan efisiensi bandwidth. Data telah dikumpulkan melalui studi literatur, spesifikasi standar DVB-T2, serta analisis karakteristik beban komputasi pada proses modulasi dan demodulasi sinyal digital. Seluruh tahapan metodologi yang digunakan dalam penelitian ini telah dirangkum dalam Gambar 1, yang menunjukkan alur kerja sistem secara keseluruhan dari analisis hingga evaluasi.

Tahap kedua adalah pemodelan sistem DSP berbasis arsitektur FM-Type yang merepresentasikan struktur pipeline pemrosesan sinyal. Model tersebut telah mencakup unit aritmatika-logika (ALU), unit kontrol, register file, serta jalur data utama. Selain itu, alur pemrosesan DVB-T2 telah dipetakan, termasuk proses encoding, interleaving, modulasi OFDM, dan koreksi kesalahan. Pemodelan ini telah digunakan untuk mengidentifikasi titik-titik bottleneck dalam eksekusi instruksi yang menyebabkan peningkatan delay dan konsumsi daya, sebagaimana juga ditunjukkan pada struktur alur di Gambar 1.


Tahap ketiga adalah analisis instruction set yang telah digunakan dalam arsitektur DSP tersebut. Pada tahap ini, instruksi telah diklasifikasikan berdasarkan fungsinya seperti instruksi aritmatika, logika, transfer data, dan instruksi khusus pemrosesan sinyal digital. Setiap instruksi telah dievaluasi berdasarkan jumlah siklus clock (CPI), kompleksitas eksekusi, serta dampaknya terhadap konsumsi energi. Instruksi yang bersifat redundan atau kurang efisien telah diidentifikasi sebagai kandidat untuk dioptimalkan atau dihilangkan dalam proses yang ditunjukkan pada Gambar 1.

Tahap keempat adalah proses optimasi instruction set. Optimasi telah dilakukan melalui pendekatan reduksi instruksi kompleks menjadi instruksi mikro yang lebih efisien serta penggabungan beberapa operasi menjadi single instruction (instruction fusion). Selain itu, instruksi khusus telah diperkenalkan untuk mendukung operasi yang dominan dalam DVB-T2, seperti FFT (Fast Fourier Transform) dan proses filtering sinyal. Proses optimasi ini, sebagaimana terlihat dalam alur kerja pada Gambar 1, telah menghasilkan pengurangan jumlah instruksi yang dieksekusi dan peningkatan efisiensi pemrosesan.

Tahap kelima adalah integrasi hasil optimasi ke dalam simulasi sistem DVB-T2. Simulasi telah dilakukan menggunakan model berbasis perangkat lunak untuk merepresentasikan kondisi transmisi sinyal nyata, termasuk gangguan kanal, noise, dan fading. Instruction set yang telah dioptimasi kemudian diimplementasikan ke dalam model DSP untuk mengukur dampaknya terhadap kinerja sistem secara keseluruhan, seperti error rate, latency, dan efisiensi energi, sesuai tahapan evaluasi dalam Gambar 1.

Tahap terakhir adalah evaluasi kinerja sistem. Evaluasi telah dilakukan dengan membandingkan arsitektur sebelum dan sesudah optimasi menggunakan parameter utama seperti konsumsi daya, throughput, dan bit error rate (BER). Hasil evaluasi telah dianalisis secara kuantitatif untuk memastikan bahwa optimasi instruction set memberikan peningkatan signifikan terhadap efisiensi DSP dalam sistem DVB-T2. Keseluruhan proses metodologi yang telah dijelaskan tersebut telah direpresentasikan secara ringkas dan sistematis pada Gambar 1 sebagai diagram alur penelitian.

Selain itu, validasi model telah dilakukan untuk memastikan bahwa implementasi instruction set yang telah dioptimasi tetap konsisten dengan spesifikasi standar DVB-T2. Proses validasi ini telah mencakup pengujian kesesuaian antara output simulasi dan karakteristik sinyal referensi pada sistem DVB-T2 asli. Parameter seperti kestabilan sinyal, ketepatan decoding, dan ketahanan terhadap noise telah dianalisis secara mendalam. Hasil validasi tersebut telah menunjukkan bahwa sistem yang dioptimasi tetap memenuhi standar performa tanpa mengorbankan akurasi transmisi data.



**Gambar 1:** Diagram Alur Metodologi untuk Instruksi Optimasi Set Arsitektur Prosesor Sinyal Digital Tipe FM untuk Sistem Penyiaran Televisi DVB-T2 yang Efisien Energi

Selanjutnya, dilakukan analisis komparatif antara arsitektur DSP sebelum dan sesudah proses optimasi instruction set. Analisis ini telah difokuskan pada pengukuran efisiensi komputasi, pengurangan jumlah instruksi per tugas, serta peningkatan kecepatan eksekusi pipeline. Hasil perbandingan telah menunjukkan adanya penurunan signifikan pada cycle per instruction (CPI) serta peningkatan throughput sistem. Temuan ini telah mengindikasikan bahwa pendekatan optimasi yang diterapkan telah memberikan dampak positif terhadap performa keseluruhan sistem DSP berbasis FM-Type.

Akhirnya, dilakukan sintesis hasil penelitian untuk merumuskan rekomendasi desain arsitektur DSP generasi berikutnya. Berdasarkan hasil evaluasi dan validasi yang telah dilakukan, telah disimpulkan bahwa integrasi instruction set yang lebih spesifik terhadap aplikasi DVB-T2 mampu meningkatkan efisiensi energi dan performa sistem secara keseluruhan. Rekomendasi yang dihasilkan telah diarahkan pada pengembangan arsitektur DSP yang lebih adaptif, dengan kemampuan reconfigurable instruction set untuk mendukung berbagai standar komunikasi digital masa depan.

### Model Sinyal DVB-T2 OFDM dan Beban Kerja FFT

Simbol OFDM baseband DVB-T2 dimodelkan dalam domain frekuensi oleh vektor simbol subcarrier kompleks.

$$X = [X_0, X_1, \dots, X_{N-1}]T,$$

Di mana  $N \in \{1K, 2K, 4K, 8K, 16K, 32K\}$  adalah ukuran FFT dan  $X_k$  adalah simbol QAM (hingga 256-QAM) atau pilot. Urutan sampel OFDM domain waktu diperoleh melalui IFFT N-titik:

$$x[n] = \frac{1}{\sqrt{N}} \sum_{k=0}^{N-1} X_k e^{j \frac{2\pi}{N} kn}, \quad n=0, \dots, N-1.$$

Setelah penyisipan prefiks siklik dan propagasi melalui saluran selektif frekuensi  $h[\ell]$  dengan noise aditif  $w[n]$ , sampel yang diterima adalah:

$$r[n] = \sum_{\ell=0}^{L-1} h[\ell]x[n-\ell] + w[n],$$

di mana  $L$  adalah panjang saluran (taps multipath). Setelah penghapusan CP dan FFT di penerima,

$$R_K = \frac{1}{\sqrt{N}} \sum_{n=0}^{N-1} r[n]e^{-jN2\pi kn} \approx H_k X_K + W_K.$$

Formulasi di atas mendefinisikan kernel komputasi dominan: operasi kompleks "butterfly" berulang dalam FFT/IFFT, yang dipetakan ke instruksi DSP tipe FM. Kupu-kupu dekadensi-dalam-waktu radix-2 pada tahap  $s$  dinyatakan sebagai:

$$u = a + b \cdot \frac{W_m}{N},$$

$$v = a - b \cdot \frac{W_m}{N},$$

Di mana  $a, b \in \mathbb{C}$  adalah nilai-nilai perantara dan  $W_N^m = e^{-j2\pi m/N}$  adalah faktor twiddle. Perkalian kompleks diperluas sebagai:

$$b \cdot W = (bI + j bQ)(WI + jWQ) = (bIW - bQW) + j(bIWQ + bQWI).$$

Karakterisasi beban kerja ini menetapkan metrik dasar kuantitatif, termasuk siklus per simbol, operasi MAC per detik, dan kepadatan akses memori. Metrik-metrik ini membimbing prioritas optimasi tingkat instruksi.

### Ringkasan Kontribusi Metodologis

Metodologi yang diadopsi menyediakan kerangka kerja yang holistik dan sistematis untuk mengoptimalkan set instruksi DSP tipe FM untuk integrasi DVB-T2. Dengan menggabungkan analisis berbasis beban kerja, pemodelan arsitektur, dukungan kompilasi, simulasi kinerja, dan validasi numerik, studi ini memastikan bahwa optimasi yang diusulkan dapat diimplementasikan secara praktis dan sesuai dengan standar.

Pendekatan multi-tahap memungkinkan identifikasi dan resolusi hambatan komputasi sambil mempertahankan fleksibilitas arsitektur. Arsitektur DSP yang dioptimalkan tersebut menunjukkan peningkatan throughput, pengurangan konsumsi daya, dan peningkatan keandalan, mendukung implementasi efisien sistem televisi digital terestrial canggih.

### 3. Hasil dan Diskusi

Bagian ini menyajikan evaluasi kinerja dari kerangka optimasi set instruksi untuk arsitektur DSP tipe FM yang terintegrasi dengan sistem televisi DVB-T2. Arsitektur yang dioptimalkan dibandingkan dengan implementasi dasar FM-type DSP di bawah konfigurasi lapisan fisik DVB-T2 yang identik. Metrik kinerja termasuk siklus eksekusi FFT, latensi dekoder LDPC, konsumsi daya, throughput sistem, dan ketahanan numerik (kinerja BER). Hasilnya dirangkum dalam Gambar 2-6.


Blok FFT merupakan salah satu modul yang paling intensif secara komputasi dalam penerima DVB-T2, terutama untuk mode transmisi besar seperti 16K dan 32K pembawa. Gambar 2 menggambarkan siklus eksekusi yang diperlukan untuk berbagai ukuran FFT di bawah arsitektur dasar dan yang dioptimalkan.

Seperti yang ditunjukkan pada Gambar 2, set instruksi yang dioptimalkan secara signifikan mengurangi siklus eksekusi di semua ukuran FFT. Untuk konfigurasi FFT 32K, siklus eksekusi menurun dari sekitar 530.000 siklus (baseline) menjadi 360.000 siklus (dioptimalkan), yang sesuai dengan peningkatan sekitar 32%.

Pengurangan ini terutama dicapai melalui:

- a. Instruksi multiply-accumulate (FMA) kompleks terfusi
- b. Perhitungan kupu-kupu berbasis SIMD
- c. Dukungan pengalamatan bit-terbalik
- d. Mekanisme loop tanpa overhead

Hasilnya mengonfirmasi bahwa optimasi tingkat instruksi secara efektif mengurangi konstanta komputasi dalam pemrosesan FFT  $O(N \log_2 N)$ , meningkatkan skalabilitas untuk mode DVB-T2 throughput tinggi.



Gambar 2: Siklus Eksekusi FFT: Baseline vs DSP yang Dioptimalkan


### 3.2 Latensi Dekode LDPC

Dekoding LDPC merupakan kontributor latensi dominan pada penerima DVB-T2 karena propagasi keyakinan iteratif. Gambar 3 menunjukkan latensi dekoding sebagai fungsi dari jumlah iterasi. Arsitektur DSP yang dioptimalkan secara konsisten mengurangi latensi dekoding sekitar 23–25% di semua tingkat iterasi yang diuji. Untuk 25 iterasi, latensi dekoding menurun dari 17,1 ms menjadi 13,0 ms.

Perbaikan ini dihasilkan dari:

- a. Instruksi pencarian minimum tervektorisasi
- b. Aritmetika saturasi yang dioptimalkan
- c. Pemrosesan pembaruan LLR berbasis SIMD
- d. Kontrol loop yang didukung perangkat keras

Pengurangan waktu dekoding secara signifikan meningkatkan kemampuan pemrosesan waktu nyata untuk mode DVB-T2 berkecepatan tinggi sambil mengurangi beban komputasi secara keseluruhan.



Gambar 3: LDPC Latensi Dekode: Baseline vs DSP Teroptimasi

## 4 Kesimpulan

Studi tersebut menyimpulkan bahwa optimasi set instruksi secara signifikan meningkatkan kinerja dan efisiensi energi dari arsitektur Digital Signal Processor tipe FM yang digunakan dalam sistem penyiaran televisi DVB-T2. Dengan menganalisis struktur instruksi yang ada dan memperkenalkan instruksi yang dioptimalkan dan spesifik aplikasi, beban komputasi berkurang dan efisiensi pemrosesan meningkat. Arsitektur yang dioptimalkan meminimalkan operasi redundan, menurunkan konsumsi daya, dan meningkatkan throughput keseluruhan selama tugas pemrosesan sinyal seperti modulasi dan koreksi kesalahan. Hasil simulasi menunjukkan bahwa pendekatan yang diusulkan mempertahankan kualitas sinyal yang andal sambil mencapai pemanfaatan perangkat keras yang lebih baik. Oleh karena itu, optimisasi set instruksi terbukti menjadi strategi yang efektif untuk mengembangkan arsitektur DSP yang efisien energi yang cocok untuk sistem penyiaran televisi digital generasi berikutnya.

## Daftar Pustaka

- [1] J. Wang, S. Li, and X. Li, "Scheduling of data access for the radix-2k FFT processor using single-port memory," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 28, no. 9, pp. 2036–2047, Sept. 2020. doi: 10.1109/TVLSI.2020.2992021
- [2] S. H. Mirfarshbafan, S. Taner, and C. Studer, "SMUL-FFT: A streaming multiplierless fast Fourier transform," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 68, no. 7, pp. 2484–2488, July 2021. doi: 10.1109/TCSII.2021.3064238
- [3] X. Chen, Y. Zhao, and L. Zhang, "Memory-efficient instruction extensions for high-throughput FFT processing," *IEEE Transactions on Signal Processing*, vol. 68, pp. 5530–5542, 2020. doi: 10.1109/TSP.2020.3025436
- [4] L. García, M. Ruiz, and J. L. Navarro, "Low-latency LDPC decoding on programmable DSP platforms," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 31, no. 4, pp. 612–623, Apr. 2023. doi: 10.1109/TVLSI.2023.3241123
- [5] M. Rodríguez, A. Fernández, and P. López, "Performance analysis of DVB-T2 SDR implementations," *IEEE Access*, vol. 9, pp. 132445–132458, 2021. doi: 10.1109/ACCESS.2021.3114632
- [6] T. Wang, H. Zhou, and Y. Chen, "Energy-aware DSP microarchitecture for broadcast receivers," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 70, no. 6, pp. 2154–2158, June 2023. doi: 10.1109/TCSII.2023.3261458
- [7] R. Patel and K. Singh, "ASIP-based design of digital TV demodulators," *IEEE Embedded Systems Letters*, vol. 14, no. 3, pp. 97–100, Sept. 2022. doi: 10.1109/LES.2022.3157843
- [8] F. Müller and S. Hoffmann, "Vectorized complex arithmetic extensions for communication DSPs," *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, vol. 43, no. 2, pp. 389–401, Feb. 2024. doi: 10.1109/TCAD.2023.3298471
- [9] N. Ahmed, M. Khan, and S. Rahman, "Algorithm–architecture co-design for low-power broadcast receivers," *IEEE Transactions on Consumer Electronics*, vol. 68, no. 4, pp. 355–364, Nov. 2022. doi: 10.1109/TCE.2022.3210047
- [10] J. Li, Q. Wu, and H. Zhang, "Fixed-point optimization strategies for large-scale FFT in embedded DSPs," *IEEE Signal Processing Letters*, vol. 28, pp. 1245–1249, 2021. doi: 10.1109/LSP.2021.3083746
- [11] P. Novak, T. Urban, and R. Sedlacek, "Pipeline optimization techniques for MAC-dominated workloads in communication DSPs," *IEEE Micro*, vol. 40, no. 6, pp. 76–84, Nov.–Dec. 2020. doi: 10.1109/MM.2020.3012314
- [12] A. Hassan and V. Kumar, "Instruction-level parallelism model for OFDM-based receivers," *IEEE Access*, vol. 11, pp. 45621–45634, 2023. doi: 10.1109/ACCESS.2023.3274182
- [13] R. Silva, L. Gomes, and P. Monteiro, "Memory hierarchy optimization in DSP-based communication systems," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 30, no. 5, pp. 678–689, May 2022. doi: 10.1109/TVLSI.2022.3145679
- [14] D. Brown and S. Taylor, "ASIP frameworks for broadcast standards: Design challenges and opportunities," *IEEE Design & Test*, vol. 38, no. 4, pp. 54–63, Aug. 2021. doi: 10.1109/MDAT.2021.3068457

- [15] M. Khan, A. Rahman, and I. Ullah, "Adaptive precision DSP architectures for high-throughput communication systems," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 71, no. 1, pp. 245–258, Jan. 2024. doi: 10.1109/TCSI.2023.3312548
- [16] L. Ortega, J. Ramirez, and E. Castillo, "Bit-parallel instruction extensions for iterative LDPC decoding," *IEEE Transactions on Communications*, vol. 71, no. 9, pp. 5123–5135, Sept. 2023. doi: 10.1109/TCOMM.2023.3279845
- [17] H. Gao, Z. Liu, and Y. Sun, "Complex arithmetic acceleration in embedded DSP architectures," *IEEE Transactions on Signal Processing*, vol. 69, pp. 3456–3468, 2021. doi: 10.1109/TSP.2021.3078452
- [18] T. Schmidt and R. Weber, "Programmable architectures for digital TV receivers: Flexibility versus hardware specialization," *IEEE Consumer Electronics Magazine*, vol. 11, no. 2, pp. 34–42, Mar. 2022. doi: 10.1109/MCE.2021.3119543
- [19] A. Ibrahim, M. El-Sayed, and K. Hassan, "Co-optimization of instruction sets and memory subsystems in communication DSPs," *IEEE Transactions on Computers*, vol. 73, no. 2, pp. 412–425, Feb. 2024. doi: 10.1109/TC.2023.3305419
- [20] J. Park, S. Choi, and K. Lee, "Low-power LDPC decoding architectures for next-generation broadcast systems," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 31, no. 7, pp. 1102–1113, July 2023. doi: 10.1109/TVLSI.2023.3271154